考研数电·零基础讲义 第07讲（上）｜TTL 反相器的结构与特性

考研数电·零基础讲义 · 第 07 讲（上）｜TTL 反相器的结构与特性 学完这一讲，你能说清 74 系列 TTL 反相器"输入级—倒相级—输出级"各干什么，输入高、低时每只三极管的状态和各点电位，知道"输入悬空相当于高电平"的原因，并会算噪声容限和扇出数。预计用时 110 分钟。

本讲地图#

• TTL 是什么：用三极管（双极型晶体管）搭的门电路，Transistor-Transistor Logic。
• 电路结构：输入级（⁠$T_1$⁠、$R_1$⁠、$D_1$⁠）、倒相级（⁠$T_2$⁠、$R_2$⁠、$R_3$⁠）、输出级（⁠$T_4$⁠、$T_5$⁠、$D_2$⁠、$R_4$⁠，推拉式/图腾柱）。
• 工作原理：抓住两个数字——输入低时$v_{B1}=0.9\ \text{V}$⁠，输入高时$v_{B1}$被钳在$2.1\ \text{V}$⁠。
• 特性：电压传输特性（阈值约 1.4 V）、噪声容限（74 系列 0.4 V）、输入特性（低电平输入电流约 −1 mA）、输入端负载特性（悬空≈高）、输出特性、扇出、动态特性（延迟、尖峰电流）。
• 华师怎么考：考纲"TTL 门电路的工作原理"——会判断各管通断、输出高低；知道参数含义；能用教材参数做扇出、输入接电阻这类判断计算。
• 教材对应：第 3 章 3.4.1～3.4.4 节。

前置知识#

• 三极管当开关：截止、饱和条件，$I_{BS}$⁠：见第 05 讲（上）。
• 二极管导通压降 0.7 V、二极管与门：见第 05 讲（上）。
• 噪声容限的定义$V_{NH}$⁠、$V_{NL}$⁠：见第 05 讲（下）。

---

一、TTL 是什么#

1.1 大白话#

上一讲的 CMOS 用 MOS 管当开关，靠电压控制；TTL 用三极管当开关，靠电流控制。TTL 比 CMOS 出现得早，20 世纪七八十年代几乎所有数字电路都是 TTL（74 系列就是从 TTL 开始的）。它的缺点是功耗大（一个门约 10 mW），所以后来被 CMOS 取代；但它的结构和分析方法仍是考研的重点。

TTL 的分析有个特点：要记住几个"台阶"电压——每个导通的 PN 结（不管是二极管还是三极管的 b-e 结、b-c 结）都按 0.7 V 算。只要会"数台阶"，所有电位都能算出来。

1.2 三极管再复习一句#

• NPN 三极管 b-e 结电压不到 0.7 V → 截止（c-e 断开）；
• 基极电流足够大 → 饱和（c-e 间只剩约 0.1～0.2 V，相当于合上）；
• 介于两者之间 → 放大区（c-e 像可变电阻）。

---

二、TTL 反相器的电路结构#

图 1：74 系列 TTL 反相器（参数取自教材图 3.4.9），输入在 0.2 V 与 3.4 V 之间切换，绿色为导通的输出管（动画循环播放）

逐行拆解（三级各干什么）：

几个细节：

• $T_1$的发射极接输入$v_I$⁠，基极经$R_1$接电源，集电极接$T_2$的基极。
• $D_1$是输入钳位二极管：阳极接地、阴极接输入。正常输入（≥0）时它不导通；输入出现负的干扰时它导通，把输入钳在约 −0.7 V，既抑制负脉冲，又防止$T_1$发射极电流过大（它允许最大约 20 mA）。
• $D_2$串在$T_4$发射极下面，作用是确保$T_5$饱和时$T_4$可靠截止（多垫一个 0.7 V 的"台阶"）。
• 输出级"上面一个、下面一个、总是一通一断"，叫推拉式输出，也叫图腾柱输出（totem-pole，因为画出来上下摞着像图腾柱）。它和 CMOS 的互补输出思想一样：静态功耗低、带负载能力强。

---

三、工作原理#

设$V_{CC}=5\ \text{V}$⁠，输入低电平$V_{IL}=0.2\ \text{V}$⁠，高电平$V_{IH}=3.4\ \text{V}$⁠，所有 PN 结导通压降都按 0.7 V。

3.1 输入低电平：$v_I=0.2\ \text{V}$#

第 1 步，看$T_1$的发射结：$T_1$基极经$R_1$接 5 V，发射极接 0.2 V，发射结正偏、导通，基极电位被钳在

$$v_{B1}=V_{IL}+0.7=0.9\ \text{V}$$

第 2 步，看$T_2$⁠、$T_5$：要让$T_2$和$T_5$导通，$T_1$基极需要"爬"过三个台阶（⁠$T_1$的 b-c 结、$T_2$的 b-e 结、$T_5$的 b-e 结），即约$3\times0.7=2.1\ \text{V}$⁠。现在只有 0.9 V，远远不够，所以 $T_2$截止，$T_5$截止。

第 3 步，看$T_4$：$T_2$截止，$R_2$上几乎没有电流，$T_2$集电极（即$T_4$基极）电位接近 5 V，$T_4$和$D_2$ 导通。

第 4 步，求输出：输出电平 = 电源 − $R_2$上的小压降 − $T_4$的 b-e 结 − $D_2$⁠：

$$V_{OH}=V_{CC}-v_{R2}-v_{BE4}-v_{D2}\approx3.4\ \text{V}$$

（不算$R_2$上的压降时是$5-0.7-0.7=3.6\ \text{V}$⁠，教材计入$T_4$基极电流在$R_2$上的压降，取 3.4 V。）输出高电平。

（补充：此时$T_1$集电极回路是$R_2$加上$T_2$反偏的 b-c 结，电阻极大，$T_1$集电极电流几乎为 0，所以$T_1$处于深度饱和。）

3.2 输入高电平：$v_I=3.4\ \text{V}$#

第 1 步：如果后面没有$T_2$⁠、$T_5$⁠，$T_1$基极电位会是$3.4+0.7=4.1\ \text{V}$⁠。但实际上电流会从$R_1$经$T_1$的 b-c 结流进$T_2$基极，再经$T_5$的 b-e 结到地——这三个结同时导通后，$T_1$基极电位被钳在

$$v_{B1}=0.7+0.7+0.7=2.1\ \text{V}$$

第 2 步：$T_1$基极 2.1 V、发射极 3.4 V，发射结反偏；b-c 结正偏。这种"集电结正偏、发射结反偏"的状态叫倒置状态——把集电极当成发射极用了。

第 3 步：$T_2$⁠、$T_5$ 导通（饱和）。$T_2$饱和后集电极电位很低（约$0.7+0.1=0.8\ \text{V}$⁠），$T_4$基极只有 0.8 V，而$T_4$要导通还得翻过自己的 b-e 结、$D_2$⁠、再加上输出端电位，根本不够，$T_4$截止。

第 4 步：$T_5$饱和，输出$V_{OL}\approx0.2\ \text{V}$（⁠$T_5$的饱和压降），输出低电平。

3.3 结论#

$Y=\overline{A}$⁠，反相器。$T_2$的集电极和发射极信号"一个往上、一个往下"，正是"倒相级"名字的由来。

例题 1：TTL 反相器$V_{CC}=5\ \text{V}$⁠，输入 0.3 V 时$T_1$基极电位是多少？$T_2$⁠、$T_4$⁠、$T_5$状态如何？输入 3.6 V 时$v_{B1}$又是多少？

解：

• 输入 0.3 V：$v_{B1}=0.3+0.7=1.0\ \text{V}<2.1\ \text{V}$⁠，不足以让$T_2$⁠、$T_5$导通 → $T_2$⁠、$T_5$截止，$T_4$导通，输出高。
• 输入 3.6 V：$T_1$发射结反偏，$v_{B1}$仍被$T_1$ b-c 结 + $T_2$ b-e 结 + $T_5$ b-e 结钳在 2.1 V，不随输入升高而升高。$T_2$⁠、$T_5$饱和，$T_4$截止，输出低。

⚠️ 易错点：

1. 输入高电平时$v_{B1}$ 不是 $V_{IH}+0.7$⁠，而是被钳在 2.1 V。这是 TTL 分析的头号考点。
2. 别把$T_1$输入高时的状态说成"截止"——它是"倒置"，仍有电流从基极经集电极流向$T_2$⁠。

---

四、电压传输特性#

把输入从 0 慢慢升高，输出的变化（教材图 3.4.10）：

图 2：TTL 反相器的电压传输特性（按教材典型折线绘制）

转折区中点对应的输入电压叫阈值电压（门槛电压）：

$$V_{TH}\approx1.4\ \text{V}$$

大白话：TTL 反相器"眼里"的高低分界线在 1.4 V 左右——注意它不在 5 V 电源的正中间，而是偏低。这一点和 CMOS（⁠$V_{TH}\approx V_{DD}/2$⁠）明显不同。

为什么 74 系列有一段"线性区"？因为$T_2$先导通（只需翻过$T_1$ b-c 结和$T_2$ b-e 结两个台阶，约 1.3 V 的$v_{B1}$⁠），而$T_5$还没导通，这期间$T_2$处于放大状态，输出跟着线性下降。后来的 74S、74LS 系列改进了电路，就没有这段线性区了（第 07 讲下）。

---

五、输入端噪声容限#

定义和 CMOS 完全一样（第 05 讲下）：

$$V_{NH}=V_{OH(min)}-V_{IH(min)},\qquad V_{NL}=V_{IL(max)}-V_{OL(max)}$$

例题 2：74 系列门电路的典型参数为$V_{OH(min)}=2.4\ \text{V}$⁠，$V_{OL(max)}=0.4\ \text{V}$⁠，$V_{IH(min)}=2.0\ \text{V}$⁠，$V_{IL(max)}=0.8\ \text{V}$⁠。求噪声容限。

解：$V_{NH}=2.4-2.0=0.4\ \text{V}$⁠，$V_{NL}=0.8-0.4=0.4\ \text{V}$⁠。

例题 3：74LS 系列$V_{OH(min)}=2.7\ \text{V}$⁠，$V_{OL(max)}=0.5\ \text{V}$⁠，$V_{IH(min)}=2.0\ \text{V}$⁠，$V_{IL(max)}=0.8\ \text{V}$（教材表 3.4.1）。求噪声容限。

解：$V_{NH}=2.7-2.0=0.7\ \text{V}$⁠，$V_{NL}=0.8-0.5=0.3\ \text{V}$⁠。

对比 74HC04（⁠$V_{DD}=4.5\ \text{V}$⁠）的 1.25 V/1.02 V，TTL 的噪声容限比 CMOS 小得多——这是 CMOS 的又一个优点。

⚠️ 易错点：TTL 的输入高电平只要求 ≥2.0 V，低电平只要求 ≤0.8 V；记住 "2.0 / 0.8 / 2.4 / 0.4" 这四个数（74 系列），第 07 讲（下）讲接口时要用。

---

六、输入特性#

6.1 大白话#

CMOS 的输入端几乎不取电流，TTL 可不一样：输入低电平时，会有电流从输入端"流出来"（流进前一级门里）；输入高电平时只有很小的电流流进去。

6.2 低电平输入电流#

输入为低电平时，电流路径是：$V_{CC}\to R_1\to T_1$发射结$\to$输入端$\to$前一级门。

$$I_{IL}=-\frac{V_{CC}-v_{BE1}-V_{IL}}{R_1}=-\frac{5-0.7-0.2}{4\ \text{k}\Omega}\approx-1\ \text{mA}$$

逐行拆解：负号表示电流方向是从门的输入端流出（规定流入为正）。$R_1$两端电压是$5-0.9=4.1\ \text{V}$⁠，除以 4 kΩ 约 1 mA。

输入端直接接地（⁠$v_I=0$⁠）时的电流叫输入短路电流 $I_{IS}=-\frac{5-0.7}{4}\approx-1.075\ \text{mA}$⁠，比$I_{IL}$略大，近似计算时常用$I_{IS}$代替$I_{IL}$⁠。

6.3 高电平输入电流#

输入为高电平时$T_1$处于倒置状态，倒置时电流放大系数极小（0.01 以下），输入端只有很小的反向电流流入：74 系列每个输入端$I_{IH}\le40\ \mu\text{A}$。

例题 4：TTL 反相器输入接 0.2 V 的低电平，输入电流约多大、什么方向？这个电流由谁"承接"？

解：$I_{IL}\approx-(5-0.7-0.2)/4\ \text{k}\Omega\approx-1.03\ \text{mA}$⁠，约 1 mA，从本门输入端流出，流进驱动它的前一级门的输出端（前一级的$T_5$⁠）。所以前一级输出低电平时，要"吸收"所有负载门流出的电流——这就是下面"灌电流"的来源。

---

七、输入端负载特性：输入端接电阻会怎样#

7.1 大白话#

有时输入端不直接接信号，而是经过一个电阻$R_P$接地。因为 TTL 输入端会往外流电流，这个电流流过$R_P$就产生压降——电阻越大，输入端电压越高。电阻大到一定程度，输入端就被"抬"成了高电平！

图 3：输入端经电阻 RP 接地时，输入电压 vI 随 RP 的变化（按公式计算）

7.2 公式#

电流从$V_{CC}$经$R_1$⁠、$T_1$发射结、$R_P$到地，是一个简单的分压：

$$v_I=\frac{R_P}{R_1+R_P}(V_{CC}-v_{BE1})$$

在$R_P\ll R_1$时，$v_I$几乎和$R_P$成正比。但当$v_I$升到约 1.4 V 时，$T_2$⁠、$T_5$导通，$v_{B1}$被钳在 2.1 V，于是$v_I$也停在$2.1-0.7=1.4\ \text{V}$不再升高。

用教材参数算两个关键点（⁠$R_1=4\ \text{k}\Omega$⁠，$V_{CC}-v_{BE1}=4.3\ \text{V}$⁠）：

• $v_I=0.8\ \text{V}$（低电平上限）时，$R_P=\frac{0.8\times4}{4.3-0.8}\approx0.91\ \text{k}\Omega$⁠。$R_P$小于约 0.9 kΩ，输入可靠为低电平。
• $v_I=1.4\ \text{V}$（阈值）时，$R_P=\frac{1.4\times4}{4.3-1.4}\approx1.93\ \text{k}\Omega$⁠。$R_P$大于约 2 kΩ，输入端相当于高电平。

7.3 一个重要结论：TTL 输入悬空 ≈ 高电平#

输入悬空相当于$R_P=\infty$⁠，按上面的规律，$v_{B1}$照样被$T_1$ b-c 结、$T_2$⁠、$T_5$钳在 2.1 V，$T_2$⁠、$T_5$导通，输出为低电平——和输入接高电平效果一样。所以说"TTL 输入端悬空相当于接高电平"。

但实际使用中不建议悬空：悬空的引脚像天线，容易引入干扰。TTL 多余的与输入端最好接$V_{CC}$（或经电阻接$V_{CC}$⁠）或并联到有用输入上。（对比：CMOS 输入悬空则是"不确定"，绝对不允许。）

7.4 例题#

例题 5（教材例 3.4.3）：两个 74 系列反相器$G_1$⁠、$G_2$之间串一个电阻$R_P$（⁠$G_1$输出 → $R_P$ → $G_2$输入）。$V_{CC}=5\ \text{V}$⁠，$V_{OH}=3.4\ \text{V}$⁠，$V_{OL}=0.2\ \text{V}$⁠，$V_{IH(min)}=2.0\ \text{V}$⁠，$V_{IL(max)}=0.8\ \text{V}$⁠，$I_{IH}=40\ \mu\text{A}$⁠，$R_1=4\ \text{k}\Omega$⁠。为保证高、低电平都能正确传给$G_2$⁠，求$R_P$的最大允许值。

解：

第 1 步，$G_1$输出高电平时：$G_2$的高电平输入电流$I_{IH}$从$G_1$流出、经$R_P$流进$G_2$⁠，在$R_P$上压降$I_{IH}R_P$⁠，要求$G_2$输入仍 ≥2.0 V：

$$V_{OH}-I_{IH}R_P\ge V_{IH(min)}\Rightarrow R_P\le\frac{3.4-2.0}{0.04\times10^{-3}}\ \Omega=35\ \text{k}\Omega$$

第 2 步，$G_1$输出低电平时：相当于$R_P$的"接地端"改接到了 0.2 V。$G_2$输入电流从$V_{CC}$经$R_1$⁠、$T_1$发射结、$R_P$流到 0.2 V，要求$G_2$输入端 ≤0.8 V。$R_1$与$R_P$中电流相同：

$$\frac{V_{IL(max)}-V_{OL}}{R_P}\ge\frac{V_{CC}-v_{BE1}-V_{IL(max)}}{R_1}\Rightarrow R_P\le\frac{0.8-0.2}{5-0.7-0.8}\times4\ \text{k}\Omega\approx0.69\ \text{k}\Omega$$

第 3 步，两个条件都要满足，取较小者：$R_P\le0.69\ \text{k}\Omega$⁠。

结论：TTL 门之间串的电阻不能大（几百欧以内），否则低电平传不过去。

⚠️ 易错点：TTL 输入端经电阻接地不一定是低电平！电阻大于约 2 kΩ 时反而相当于高电平。这是选择、判断题的高频陷阱。

---

八、输出特性#

8.1 高电平输出特性#

输出高电平时$T_4$⁠、$D_2$导通，$T_5$截止。$T_4$工作在"射极输出"状态，输出电阻很小，负载电流不大时$V_{OH}$基本不变；负载电流较大（超过约 5 mA）时$T_4$进入饱和，$V_{OH}$迅速下降。

但由于功耗限制，手册规定 74 系列输出高电平时负载电流$|I_{OH}|\le0.4\ \text{mA}$⁠，远比 5 mA 小。这时电流从门流出到负载，叫"拉电流"（门在往外"拉"出电流）。

8.2 低电平输出特性#

输出低电平时$T_5$饱和导通，饱和导通内阻很小（10 Ω 以内），负载电流增加时$V_{OL}$只略微升高，基本呈线性。从教材的低电平输出特性曲线看，负载电流为 16 mA 时$V_{OL}$约 0.2 V；手册（教材表 3.4.1）规定 74 系列$I_{OL(max)}=16\ \text{mA}$⁠。这时电流从负载流进门，叫"灌电流"。

一句话：TTL 输出低电平能"吃"的电流（灌电流，16 mA）比输出高电平能"给"的电流（拉电流，0.4 mA）大得多。

---

九、带负载能力与扇出#

9.1 大白话#

一个门的输出端接了 N 个同类门的输入：

• 输出低电平时：每个负载门都往外流出约 1 mA（⁠$I_{IL}$⁠），全部"灌"进驱动门的$T_5$⁠。N 太大，$V_{OL}$就会被抬高到不合格。
• 输出高电平时：驱动门要给每个负载门提供$I_{IH}$（40 μA），N 太大，总电流超过$|I_{OH(max)}|$⁠。

所以扇出数要两头都算，取较小的。

$$N_L=\frac{I_{OL(max)}}{|I_{IL}|},\qquad N_H=\frac{|I_{OH(max)}|}{I_{IH}},\qquad N=\min(N_L,N_H)$$

9.2 例题#

例题 6（教材例 3.4.2）：74 系列反相器$G_1$驱动同样的反相器，要求$V_{OH}\ge3.2\ \text{V}$⁠、$V_{OL}\le0.2\ \text{V}$⁠。从输出特性查得$V_{OL}=0.2\ \text{V}$时允许负载电流 16 mA；每个负载门低电平输入电流 −1 mA、高电平输入电流 40 μA；手册规定$|I_{OH}|\le0.4\ \text{mA}$⁠。最多能带几个？

解：

第 1 步，低电平：$N_1\le\frac{16}{1}=16$⁠。

第 2 步，高电平：查曲线$V_{OH}=3.2\ \text{V}$对应$|i_L|=7.5\ \text{mA}$⁠，但手册限制$|I_{OH}|\le0.4\ \text{mA}$⁠，按 0.4 mA 算：$N_2\le\frac{0.4}{0.04}=10$⁠。

第 3 步，取较小：$N=10$⁠。

例题 7（用教材表 3.4.1 数据）：74LS 系列门驱动 74LS 系列门，$I_{OL(max)}=8\ \text{mA}$⁠，$|I_{IL(max)}|=0.4\ \text{mA}$⁠，$|I_{OH(max)}|=0.4\ \text{mA}$⁠，$I_{IH(max)}=20\ \mu\text{A}$⁠。求扇出。

解：$N_L=8/0.4=20$⁠，$N_H=0.4/0.02=20$⁠，扇出$N=20$⁠。

⚠️ 易错点：

1. 只算一边就下结论是最常见的错误，一定两边都算取小值。
2. 高电平一侧要用手册规定的 $|I_{OH(max)}|$⁠，而不是从曲线上读出的更大的电流。

---

十、动态特性#

10.1 传输延迟时间#

三极管开关需要时间（饱和时基区存储的电荷要先"抽走"），加上各种寄生电容，输出总比输入滞后：

• $t_{PHL}$⁠：输出由高变低的延迟；$t_{PLH}$⁠：输出由低变高的延迟；
• 74 系列里$T_5$导通时深度饱和，从饱和退出来慢，所以 $t_{PLH}$比$t_{PHL}$略大。例如 SN7404：$t_{PHL}=8\ \text{ns}$⁠，$t_{PLH}=12\ \text{ns}$⁠，平均$t_{pd}=10\ \text{ns}$⁠。

10.2 交流噪声容限#

和 CMOS 一样：窄脉冲干扰来不及让输出翻转，所以交流噪声容限大于直流噪声容限。TTL 延迟都在 50 ns 以内，脉宽达到微秒级的干扰就要按直流处理。

10.3 电源的动态尖峰电流#

稳态电源电流（教材参数计算）：

• 输出低电平时：$I_{CCL}=\frac{5-2.1}{4\ \text{k}}+\frac{5-0.8}{1.6\ \text{k}}\approx0.73+2.63\approx3.4\ \text{mA}$⁠；
• 输出高电平时（空载）：$I_{CCH}=\frac{5-0.9}{4\ \text{k}}\approx1\ \text{mA}$⁠。

尖峰电流：输出由低变高的瞬间，$T_5$还没从深度饱和退出来，$T_4$已经导通，$T_4$⁠、$T_5$短暂同时导通，电源经$R_4$（只有 130 Ω）、$T_4$⁠、$D_2$⁠、$T_5$到地，电流峰值可达约 34.7 mA。

影响：① 电源平均电流增加，频率越高增加越多；② 许多门同时翻转时，尖峰电流在电源线、地线上形成噪声。所以 TTL 电路板上要在电源与地之间就近加去耦电容。

例题 8（教材例 3.4.4）：已知$I_{CCL}=3.4\ \text{mA}$⁠，$I_{CCH}=1\ \text{mA}$⁠，$I_{CCM}=34.7\ \text{mA}$⁠，$t_{PLH}=15\ \text{ns}$⁠，输入为$f=5\ \text{MHz}$⁠、占空比 50% 的矩形波。求电源平均电流。

解：尖峰近似成三角波，持续$t_{PLH}$⁠，每周期一次：

$$I_{CCAV}=\frac12(I_{CCH}+I_{CCL})+\frac12f\,t_{PLH}(I_{CCM}-I_{CCL})$$ $$=\frac12(1+3.4)+\frac12\times5\times10^6\times15\times10^{-9}\times(34.7-3.4)\approx2.2+1.17=3.37\ \text{mA}$$

比不计尖峰时的 2.2 mA 增加了约 53%。频率高时尖峰电流不能忽略。

---

速记卡#

---

自测练习#

1.（基础）TTL 反相器输入 0.2 V 时，$T_1$基极电位是多少？$T_2$⁠、$T_4$⁠、$T_5$各处于什么状态？

答案与提示

$v_{B1}=0.9\ \text{V}$⁠；$T_2$⁠、$T_5$截止，$T_4$（和$D_2$⁠）导通，输出高电平约 3.4 V。

2.（基础）为什么 TTL 反相器输入高电平时$T_1$基极电位是 2.1 V 而不是 4.1 V？

答案与提示

$T_1$的 b-c 结、$T_2$的 b-e 结、$T_5$的 b-e 结三个 PN 结串联导通，把$v_{B1}$钳在$3\times0.7=2.1\ \text{V}$⁠；此时$T_1$发射结反偏（倒置状态），$v_{B1}$不再跟随输入。

3.（判断）TTL 反相器输入端分别①经 100 Ω 电阻接地、②经 10 kΩ 电阻接地、③悬空，输出各是高还是低？

答案与提示

① $v_I=\frac{0.1}{4.1}\times4.3\approx0.10\ \text{V}$⁠，低电平输入，输出高。② 10 kΩ 远大于 1.93 kΩ，$v_I$被钳在 1.4 V，相当于高电平输入，输出低。③ 悬空相当于高电平输入，输出低。

4.（计算）74 系列门驱动 74LS 系列门：驱动门$I_{OL(max)}=16\ \text{mA}$⁠，$|I_{OH(max)}|=0.4\ \text{mA}$⁠；负载门$|I_{IL}|=0.4\ \text{mA}$⁠，$I_{IH}=20\ \mu\text{A}$⁠。求最多能驱动几个负载门。

答案与提示

$N_L=16/0.4=40$⁠，$N_H=0.4/0.02=20$⁠，取$N=20$⁠。

5.（计算）74LS 门驱动 74 系列门：驱动门$I_{OL(max)}=8\ \text{mA}$⁠，$|I_{OH(max)}|=0.4\ \text{mA}$⁠；负载门$|I_{IL}|=1\ \text{mA}$⁠，$I_{IH}=40\ \mu\text{A}$⁠。求扇出。

答案与提示

$N_L=8/1=8$⁠，$N_H=0.4/0.04=10$⁠，取$N=8$⁠。这次是低电平一侧限制了扇出。

6.（概念）为什么 74 系列 TTL 门的$t_{PLH}$大于$t_{PHL}$⁠？

答案与提示

输出由低变高对应$T_5$由导通变截止，而$T_5$导通时工作在深度饱和，基区存储电荷多，退出饱和需要较长时间，所以$t_{PLH}$较长。

7.（华师风格·简答）画出（或描述）74 系列 TTL 反相器的电路结构，分析输入为高、低电平时各三极管的工作状态，并说明推拉式输出级的优点。

答案与提示

要点：三级结构及元件；输入低：$v_{B1}=0.9$ V，$T_2$⁠、$T_5$截止，$T_4$⁠、$D_2$导通，输出高约 3.4 V；输入高：$v_{B1}$钳于 2.1 V，$T_1$倒置，$T_2$⁠、$T_5$饱和，$T_4$截止，输出低约 0.2 V；$Y=\overline A$⁠。推拉式输出在稳态下$T_4$⁠、$T_5$总是一通一断，既降低了静态功耗（电源到地无直通电流），又使输出高、低电平时输出电阻都很小，带负载能力强；$D_2$保证$T_5$饱和时$T_4$可靠截止。

---

下一讲预告#

第 07 讲（下）把$T_1$换成多发射极三极管得到 TTL 与非门，再认识 OC 门、三态门、各 TTL 系列的参数，最后解决"CMOS 和 TTL 能不能直接连"的接口问题。

👉 点击进入下一讲：第07讲（下）｜TTL 门电路、OC 门、三态门与参数，CMOS/TTL 接口