考研数电·零基础讲义 第06讲｜CMOS 门电路：与非/或非门、OD 门、三态门、传输门

考研数电·零基础讲义 · 第 06 讲｜CMOS 门电路：与非/或非门、OD 门、三态门、传输门 学完这一讲，你能根据 MOS 管的"上并下串/上串下并"判断 CMOS 门的逻辑功能，知道 OD 门为什么能"线与"、上拉电阻怎么选，看懂三态门和总线、传输门和模拟开关。预计用时 110 分钟。

本讲地图#

• CMOS 与非门、或非门：用"串联 = 与、并联 = 或"的开关思维，几秒钟判断出一个 CMOS 门的功能。
• 带缓冲级的门：为什么实际产品要在输入、输出端各加反相器，加了之后逻辑怎么变。
• OD 门（漏极开路门）：能"线与"、能变换电平，必须外接上拉电阻；上拉电阻的最大、最小值怎么算。
• 三态门：除了 0 和 1，还有"高阻态"；用它搭总线、做双向传输。
• 传输门与模拟开关：一对 NMOS + PMOS 并联，像一个受控的"电子闸刀"，能传数字信号也能传模拟信号。
• 华师怎么考：考纲"CMOS 门电路的工作原理"——给出 MOS 管电路判断逻辑功能、说明 OD 门/三态门/传输门的特点与用途，是最典型的题型。
• 教材对应：第 3 章 3.3.5 节（另含 3.3.6 中使用注意的少量内容）。

前置知识#

• MOS 管开关："N 高通，P 低通"：见第 05 讲（上）。
• CMOS 反相器的结构与工作原理、输出高低电平：见第 05 讲（下）。
• 与非、或非、与或非逻辑：见第 02 讲（上）。

---

一、核心思想：开关的串联与并联#

1.1 大白话#

把 MOS 管当开关，那么：

• 两个开关串联：像两道门都要打开人才能过去 → 都通才通 → "与"；
• 两个开关并联：像两条路随便走一条 → 有一个通就通 → "或"。

CMOS 门的结构总是这样：上面是一组 PMOS（负责把输出拉到$V_{DD}$⁠），下面是一组 NMOS（负责把输出拉到地）。上面那组叫"上拉网络"，下面那组叫"下拉网络"。设计时保证：任何输入下，上拉网络和下拉网络恰好一个导通、一个断开——这就和反相器一样，静态几乎不耗电。

1.2 判断方法（万能三步）#

1. 看下拉网络（NMOS）：什么条件下 NMOS 组导通？导通时输出为 0。
2. 把这个条件写成逻辑式$F$（串联写"与"，并联写"或"，NMOS 栅极高电平导通，变量直接写）。
3. 输出$Y=\overline{F}$⁠。

因为 NMOS 导通就输出 0，所以 CMOS 基本门天生带一个"非"，只能直接做出与非、或非、与或非这类"取反"的逻辑。要得到与门、或门，再在后面加一级反相器。

---

二、CMOS 与非门#

2.1 结构#

图 1：CMOS 与非门，四种输入组合轮流出现，绿色为导通的管子，右侧高亮当前真值表行（动画循环播放）

• 上面：两只 PMOS $T_1$⁠、$T_3$ 并联，源极都接$V_{DD}$⁠，漏极都接输出 Y；
• 下面：两只 NMOS $T_2$⁠、$T_4$ 串联，$T_2$漏极接 Y，$T_4$源极接地；
• 输入 A 同时接$T_1$⁠、$T_2$的栅极，输入 B 同时接$T_3$⁠、$T_4$的栅极（每一对 P、N 管就像一个小反相器）。

2.2 逐个组合分析#

逐行拆解：

• 只要 A、B 中有一个是 0，对应的那只 PMOS 就导通，并联的上拉网络就接通，Y 被拉到$V_{DD}$⁠；同时串联的两只 NMOS 中至少有一只断开，下拉网络断开。所以 Y=1。
• 只有 A=B=1 时，两只 PMOS 都断，两只 NMOS 都通，Y 被拉到地，Y=0。

用三步法：下拉网络$T_2$⁠、$T_4$串联，导通条件$F=AB$⁠，所以$Y=\overline{AB}$——与非门。

2.3 CMOS 或非门#

把结构"倒过来"：上面两只 PMOS 串联，下面两只 NMOS 并联。

下拉网络并联，导通条件$F=A+B$⁠，$Y=\overline{A+B}$——或非门。

口诀：与非：上并下串；或非：上串下并。 上下两个网络的连接方式总是"相反"（对偶）的。

2.4 例题#

例题 1：某 CMOS 门的下拉网络是：NMOS $T_A$⁠、$T_B$串联后，再与 NMOS $T_C$并联；上拉网络是：PMOS $T_A'$⁠、$T_B'$并联后，再与 PMOS $T_C'$串联（带撇的与不带撇的接同一输入）。求逻辑式，并验证 A=1、B=0、C=0 时的输出。

解：

第 1 步，看下拉网络：$T_A$⁠、$T_B$串联 → $AB$⁠；再与$T_C$并联 → $F=AB+C$⁠。

第 2 步，$Y=\overline{AB+C}$⁠，这是一个与或非门。

第 3 步，验证 A=1、B=0、C=0：下拉网络中$T_B$断（B=0），所以$T_A$-$T_B$支路断；$T_C$断（C=0）；下拉网络断开。上拉网络中$T_B'$通（B=0 时 PMOS 导通），所以$T_A'$∥$T_B'$通；$T_C'$通（C=0）；串联后上拉网络导通。Y=1。代入公式：$\overline{1\cdot0+0}=\overline{0}=1$⁠。一致。

（用代码穷举 8 种输入验证过：上拉、下拉网络始终恰好一个导通，输出与$\overline{AB+C}$完全一致。）

⚠️ 易错点：

1. 判断时以 NMOS 下拉网络为准写$F$⁠，再整体取反；从 PMOS 上拉网络写也行，但 PMOS 是低电平导通，变量要取反，容易出错。
2. 同一个输入总是同时接一只 PMOS 和一只 NMOS，这是 CMOS 的"成对"特征；如果题目电路里某个输入只接了 NMOS，那多半不是标准 CMOS 静态门。

---

三、带缓冲级的 CMOS 门#

3.1 无缓冲门的毛病#

图 1 这种"直接搭"的门叫无缓冲门，有三个缺点：

（1）输出电阻随输入状态变化。 设每只管子导通电阻都是$R_{ON}$⁠：

最大与最小相差$2R_{ON}\div\frac12R_{ON}=4$倍，带负载时输出电平不一致。

（2）输出电平受输入端数目影响：输入越多，串联的 NMOS 越多，$V_{OL}$越高。

（3）电压传输特性随哪个输入在变化而不同。

3.2 解决办法：加缓冲器#

在每个输入端、输出端各加一级标准反相器（叫缓冲器）。这样真正驱动输出的永远是那一级标准反相器，输出电阻、输出电平、传输特性都和第 05 讲（下）的反相器一样，不再受输入状态影响，而且转折区更陡。

注意逻辑会变：输入、输出各多了一次取反。所以：

• 用"或非"核心 + 输入输出缓冲 → 得到与非门：$\overline{\overline{\overline{A}+\overline{B}}}=\overline{\overline{A}+\overline{B}}$⁠，由德·摩根定理$\overline{A}+\overline{B}=\overline{AB}$⁠，所以结果是$\overline{\overline{\overline{AB}}}=\overline{AB}$⁠；
• 用"与非"核心 + 缓冲 → 得到或非门。

例题 2：带缓冲的 CMOS 门内部是一个或非门核心，A、B 先各经一个反相器进入核心，核心输出再经一个反相器输出。写出 Y。

解：

第 1 步，核心输入是$\overline{A}$⁠、$\overline{B}$⁠，核心输出$\overline{\overline{A}+\overline{B}}$⁠。

第 2 步，输出反相器再取反：$Y=\overline{\overline{\overline{A}+\overline{B}}}=\overline{A}+\overline{B}$⁠。

第 3 步，由德·摩根：$\overline{A}+\overline{B}=\overline{AB}$⁠，所以$Y=\overline{AB}$⁠，是与非门。

⚠️ 易错点：看到"或非门结构"别急着下结论，要先看有没有输入/输出缓冲级，缓冲级会把功能"对调"。

---

四、漏极开路输出门（OD 门）#

4.1 为什么需要 OD 门：普通门不能"线与"#

大白话：普通 CMOS 门的输出级是"上面一只 PMOS + 下面一只 NMOS"，像一个人左手抓着电源、右手抓着地，随时准备把输出拉高或拉低。如果把两个普通门的输出直接连在一起，一个要拉高、另一个要拉低，就等于把电源和地直接短路（只隔着两只管子的小导通电阻），电流很大，门会损坏，输出电平也说不清。

所以普通的推拉式（互补）输出不能直接并联。

OD 门（Open-Drain，漏极开路）的办法是：把输出级上面那只 PMOS 去掉，只留下面一只 NMOS，并且它的漏极"开着"不接任何东西，直接引出来当输出端。使用时由用户在外面接一个上拉电阻 $R_L$到电源$V_{DD2}$⁠。

• 内部逻辑使 NMOS 导通 → 输出被拉到地 → 低电平；
• NMOS 截止 → 输出经$R_L$被拉到$V_{DD2}$ → 高电平。

只要$R_{OFF}\gg R_L\gg R_{ON}$⁠，高低电平就很标准。

符号：在门符号里加一个菱形，菱形下面加一条短横，表示"输出低电平时是低电阻"（只能往下拉）。

4.2 OD 门的三大用途#

1. 线与：几个 OD 门的输出直接连在一起，共用一个上拉电阻。
2. 电平变换：$V_{DD2}$可以和门本身的电源$V_{DD1}$不同。比如门用 3.3 V 供电，上拉到 5 V，输出高电平就是 5 V——轻松实现 3.3 V → 5 V 的电平转换。
3. 驱动大电流负载：有些 OD 门的输出管做得很大，能吸收较大的电流（如驱动 LED、继电器）。

4.3 线与#

图 2：两个 OD 输出与非门接成线与，四种输出组合轮流出现，红色虚线为电流路径（动画循环播放）

大白话：几个 OD 门的输出连在一起，就像几个人共同拉着一根被弹簧（上拉电阻）往上拽的绳子。只要任何一个人往下拉，绳子就下去了（输出低）；只有所有人都松手，绳子才被弹簧拉上来（输出高）。"全高才高，有低就低"——这正是"与"。

$$Y=Y_1\cdot Y_2$$

若$G_1$⁠、$G_2$都是 OD 与非门，$Y_1=\overline{AB}$⁠，$Y_2=\overline{CD}$⁠，则

$$Y=\overline{AB}\cdot\overline{CD}=\overline{AB+CD}$$

两个与非门"线与"就得到了一个与或非门，不用额外的门，这就是线与的价值。

（线与在符号上画成连接点处的一个与门轮廓。）

4.4 上拉电阻怎么选#

大白话：$R_L$不能太大，也不能太小。

• 太大：输出高电平时，所有截止 OD 管的漏电流和所有负载门的高电平输入电流都要从$R_L$上流过，$R_L$太大压降就大，高电平被拉低到不合格。→ 有最大值 $R_{L(max)}$⁠。
• 太小：输出低电平时，最坏情况是只有一个 OD 管导通，$R_L$上的电流和所有负载门灌进来的低电平输入电流全部流进这一只管子，$R_L$太小电流就超过它允许的最大值$I_{OL(max)}$⁠。→ 有最小值 $R_{L(min)}$⁠。

公式（教材式 3.3.8、3.3.9）：

$$R_{L(max)}=\frac{V_{DD}-V_{OH}}{nI_{OH}+mI_{IH}}$$ $$R_{L(min)}=\frac{V_{DD}-V_{OL}}{I_{OL(max)}-m'|I_{IL}|}$$

逐行拆解（每个符号）：

最后取$R_{L(min)}\le R_L\le R_{L(max)}$⁠。

例题 3（教材例 3.3.2）：三个 OD 与非门 74HC03（⁠$G_1\sim G_3$⁠）线与，驱动 74HC00 负载门$G_4\sim G_6$的共 6 个输入端。已知 74HC03 截止漏电流最大$I_{OH(max)}=5\ \mu\text{A}$⁠，在$V_{OL(max)}=0.33\ \text{V}$时允许的最大负载电流$I_{OL(max)}=5.2\ \text{mA}$⁠；74HC00 的$I_{IH(max)}$⁠、$|I_{IL(max)}|$均为$1\ \mu\text{A}$⁠。$V_{DD}=5\ \text{V}$⁠，要求$V_{OH}\ge4.4\ \text{V}$⁠、$V_{OL}\le0.33\ \text{V}$⁠。求$R_L$的取值范围。

解：

第 1 步，数清楚：$n=3$（三个 OD 门），$m=m'=6$（6 个 CMOS 输入端）。

第 2 步，最大值：

$$R_{L(max)}=\frac{5-4.4}{3\times5\times10^{-6}+6\times1\times10^{-6}}\ \Omega=\frac{0.6}{21\times10^{-6}}\ \Omega\approx28.6\ \text{k}\Omega$$

第 3 步，最小值：

$$R_{L(min)}=\frac{5-0.33}{5.2\times10^{-3}-6\times10^{-6}}\ \Omega=\frac{4.67}{5.194\times10^{-3}}\ \Omega\approx0.90\ \text{k}\Omega$$

第 4 步，结论：$0.90\ \text{k}\Omega<R_L<28.6\ \text{k}\Omega$⁠，例如取 4.7 kΩ 或 10 kΩ 都可以。

例题 4（自编）：把例题 3 改为两个 74HC03 线与、驱动 4 个 74HC 输入端，其余条件不变，求范围。

解：$n=2$⁠，$m=m'=4$⁠。

$$R_{L(max)}=\frac{0.6}{2\times5+4\times1}\ \text{M}\Omega=\frac{0.6}{14\times10^{-6}}\ \Omega\approx42.9\ \text{k}\Omega$$ $$R_{L(min)}=\frac{4.67}{5.2\times10^{-3}-4\times10^{-6}}\ \Omega\approx0.90\ \text{k}\Omega$$

（CMOS 负载的输入电流只有微安级，对$R_{L(min)}$几乎没有影响。）

⚠️ 易错点：

1. 算$R_{L(min)}$时要按"只有一个 OD 门导通"的最坏情况，所以分母里只有一个$I_{OL(max)}$⁠，不能乘$n$⁠。
2. 算$R_{L(max)}$时漏电流要乘$n$（所有 OD 门都截止，每个都漏一点）。
3. 单位：μA 是$10^{-6}$ A，mA 是$10^{-3}$ A，算之前统一换算。

---

五、三态输出门（TS 门）#

5.1 大白话#

普通门的输出只有"高"和"低"两种状态。三态门多了第三种：高阻态（记作 Z）——输出端既不接电源也不接地，相当于和外面断开了，像一个人把嘴闭上、不说话。

为什么需要"闭嘴"？想象一间教室（一条公共导线，叫总线）里很多人要发言。如果大家同时说话就乱套了（就是前面说的"普通门输出并联会短路"）。三态门让同一时间只有一个人说话，其他人闭嘴，大家就能轮流用同一条线传数据。

5.2 结构与功能#

教材的三态输出反相器：在 CMOS 反相器输出级前加了控制电路，多一个使能端 $\overline{EN}$（"使能"就是"允许工作"）。

• $\overline{EN}=0$⁠：控制电路让输出级像普通反相器一样工作，$Y=\overline{A}$⁠；
• $\overline{EN}=1$⁠：控制电路同时让输出级的 PMOS 和 NMOS 都截止，输出呈高阻态。

符号与读法：门符号内画一个小倒三角 ▽ 表示三态输出；$\overline{EN}$端画小圆圈表示低电平有效（⁠$\overline{EN}=0$时工作）。如果控制端没有小圆圈、标 EN，就是高电平有效（EN=1 时工作）。

5.3 用途一：总线结构#

图 3：三个三态输出反相器轮流使能，把数据分时送上总线（动画循环播放）

把很多个三态门的输出都接到同一条总线上，控制它们的使能端轮流有效、且任何时刻只有一个有效，就能分时把各自的数据送上总线，互不干扰。计算机里 CPU、内存、外设共用数据总线就是这样工作的。

5.4 用途二：数据双向传输#

用两个方向相反的三态门背靠背接在总线上，一个高电平有效（⁠$G_1$⁠，EN=1 时工作），一个低电平有效（⁠$G_2$⁠，EN=0 时工作）：

• EN=1：$G_1$工作、$G_2$高阻，内部数据经$G_1$送到总线（"发"）；
• EN=0：$G_2$工作、$G_1$高阻，总线上的数据经$G_2$送入内部（"收"）。

一根控制线就决定了"说"还是"听"。

例题 5：总线上接 4 个三态反相器（EN 高电平有效），数据$D_1D_2D_3D_4=1011$⁠。某时刻$EN_1EN_2EN_3EN_4=0010$⁠，总线电平是什么？如果误设为$0110$会怎样？

解：

第 1 步，只有$G_3$工作，总线$=\overline{D_3}=\overline{1}=0$⁠。

第 2 步，若$EN_2$⁠、$EN_3$同时为 1：$G_2$输出$\overline{D_2}=1$⁠，$G_3$输出$\overline{D_3}=0$⁠，一个往高拉、一个往低拉，相当于电源和地经两管短路——总线冲突，电平不确定，还可能损坏器件。所以必须保证任何时刻最多一个使能有效。

⚠️ 易错点：高阻态不是逻辑 0，也不是逻辑 1；它是"断开"。三态门不是"三值逻辑"，它的逻辑值仍然只有 0、1 两种。

---

六、CMOS 传输门与模拟开关#

6.1 大白话#

传输门（TG，Transmission Gate）就是一个受控的电子开关：控制信号说"开"，输入端和输出端之间就接通（电阻很小），信号原样通过；控制信号说"关"，两端就断开（电阻极大）。而且它两个方向都能传，像一扇双向门。

6.2 结构#

一只 NMOS（⁠$T_1$⁠）和一只 PMOS（⁠$T_2$⁠）并联：两管的源极连在一起作一端（⁠$v_I$⁠），漏极连在一起作另一端（⁠$v_O$⁠）。控制信号是一对互补信号：$C$接 NMOS 栅极，$\overline{C}$接 PMOS 栅极。

• $C=0$⁠、$\overline C=1$⁠：NMOS 栅低、PMOS 栅高，两管都截止，两端之间高阻（⁠$>10^9\ \Omega$⁠）——传输门断开；
• $C=1$⁠、$\overline C=0$⁠：在$0\sim V_{DD}$范围内，输入电压较低时 NMOS 导通得好，较高时 PMOS 导通得好，任何时候至少一只导通，两端之间低阻（小于 1 kΩ）——传输门接通。

为什么要一 N 一 P 并联？因为单只 NMOS 在输入接近$V_{DD}$时$v_{GS}$不够大会截止，单只 PMOS 在输入接近 0 时会截止；两只互补，正好覆盖$0\sim V_{DD}$全范围。MOS 管源、漏结构对称，所以传输门是双向器件，输入输出可以互换。

6.3 例题：用传输门搭异或门#

例题 6：反相器 + 两个传输门：B 经$TG_1$直接送到 Y，$\overline{B}$经$TG_2$送到 Y；A=0 时$TG_1$通、$TG_2$断，A=1 时$TG_1$断、$TG_2$通（由 A 和$\overline A$控制）。求 Y。

解：逐个组合：

所以$Y=A\oplus B$（异或）。这类"用控制信号选择把谁送到输出"的结构，就是后面数据选择器（第 10 讲）的雏形。

6.4 模拟开关#

传输门再加一个反相器（自动由 C 产生$\overline C$⁠），就成了CMOS 双向模拟开关，只用一个控制端 C。它能传送连续变化的模拟电压——这是普通逻辑门做不到的（逻辑门只认高低）。

开关接通时有导通电阻$R_{TG}$⁠，与负载$R_L$分压：

$$v_O=\frac{R_L}{R_L+R_{TG}}v_I,\qquad K_{TG}=\frac{v_O}{v_I}=\frac{R_L}{R_L+R_{TG}}$$

$K_{TG}$叫电压传输系数，越接近 1 越好，所以要求$R_L\gg R_{TG}$⁠。

例题 7：模拟开关$R_{TG}=100\ \Omega$⁠，负载$R_L=10\ \text{k}\Omega$⁠，输入 2 V。求$K_{TG}$和输出电压。若负载换成 1 kΩ 呢？

解：$K_{TG}=\frac{10000}{10100}\approx0.990$⁠，$v_O\approx0.990\times2=1.98\ \text{V}$⁠。负载 1 kΩ 时$K_{TG}=\frac{1000}{1100}\approx0.909$⁠，损失明显变大。

⚠️ 易错点：

1. 传输门的控制信号必须是一对互补信号，只给 C 不给$\overline{C}$是不行的（模拟开关内部带了反相器才只需一个 C）。
2. 传输门断开时也是"高阻"，和三态门的高阻态是一个意思。

---

七、四种"特殊"门对比#

---

速记卡#

---

自测练习#

1.（基础）一个 CMOS 门：两只 NMOS 并联构成下拉网络，两只 PMOS 串联构成上拉网络，输入为 A、B。它是什么门？A=0、B=1 时哪些管子导通？

答案与提示

下拉网络并联 → $F=A+B$⁠，$Y=\overline{A+B}$⁠，或非门。A=0、B=1：接 A 的 PMOS 导通、接 B 的 PMOS 截止（上拉串联网络断）；接 A 的 NMOS 截止、接 B 的 NMOS 导通（下拉并联网络通）。Y=0。

2.（基础）三输入 CMOS 与非门需要几只 PMOS、几只 NMOS？各怎么连？

答案与提示

3 只 PMOS 并联（上拉），3 只 NMOS 串联（下拉），每个输入接一只 PMOS 和一只 NMOS 的栅极。共 6 只管子。

3.（概念）为什么两个普通 CMOS 门的输出端不能直接连在一起？OD 门为什么可以？

答案与提示

普通门是推拉输出，若一个输出高（PMOS 通）、另一个输出低（NMOS 通），电源经两只导通管直接到地，电流很大，可能损坏器件且输出电平不确定。OD 门没有上拉 PMOS，输出管只能往下拉，多个 OD 输出并联后最多是"几只 NMOS 并联到地"，不会形成电源到地的低阻通路，上拉由外接电阻完成，所以可以并联实现线与。

4.（计算）一个 74HC03（OD 门）单独使用，驱动 2 个 74HC 输入端。$V_{DD}=5\ \text{V}$⁠，要求$V_{OH}\ge4.5\ \text{V}$⁠、$V_{OL}\le0.33\ \text{V}$⁠；$I_{OH}=5\ \mu\text{A}$⁠，$I_{OL(max)}=5.2\ \text{mA}$⁠，$I_{IH}=|I_{IL}|=1\ \mu\text{A}$⁠。求$R_L$范围。

答案与提示

$n=1$⁠，$m=m'=2$⁠。$R_{L(max)}=\dfrac{0.5}{5+2}\ \text{M}\Omega=\dfrac{0.5}{7\times10^{-6}}\ \Omega\approx71.4\ \text{k}\Omega$⁠；$R_{L(min)}=\dfrac{4.67}{5.2\times10^{-3}-2\times10^{-6}}\ \Omega\approx0.898\ \text{k}\Omega$⁠。范围约 0.90 kΩ～71.4 kΩ。

5.（分析）OD 门$G_1$实现$Y_1=\overline{AB}$⁠，OD 门$G_2$实现$Y_2=\overline{C}$（OD 反相器），两输出线与。写出 Y 的表达式。

答案与提示

$Y=Y_1Y_2=\overline{AB}\cdot\overline{C}=\overline{AB+C}$（德·摩根）。

6.（三态）三态反相器$\overline{EN}$低电平有效。分别写出$\overline{EN}=0,A=1$和$\overline{EN}=1,A=0$时的输出。

答案与提示

$\overline{EN}=0$工作：$Y=\overline{1}=0$⁠。$\overline{EN}=1$⁠：高阻态 Z（与 A 无关）。

7.（华师风格·简答）说明 CMOS 传输门的结构和工作原理，并说明为什么它要用一只 NMOS 和一只 PMOS 并联、为什么它能传输模拟信号。

答案与提示

要点：NMOS 与 PMOS 源漏分别并联作输入、输出端，栅极接互补控制信号 C、$\overline C$⁠；C=0 时两管截止、高阻断开；C=1 时$0\sim V_{DD}$内至少一管导通、低阻接通。NMOS 在输入接近$V_{DD}$时、PMOS 在输入接近 0 时会截止，两者并联互补才能在全范围内导通。它本质是受控的低阻通路，接通时输出 ≈ 输入（按$R_L/(R_L+R_{TG})$分压），不做"判高低"的处理，所以连续变化的模拟电压也能原样通过；且源漏对称，可双向传输。

---

下一讲预告#

第 07 讲（上）换一种工艺：用三极管搭门电路——TTL 反相器。看看它的"三级结构"、为什么输入悬空相当于高电平，以及扇出数怎么算。

👉 点击进入下一讲：第07讲（上）｜TTL 反相器的结构与特性