考研数电·零基础讲义 第05讲（下）｜CMOS 反相器：结构、特性与参数

考研数电·零基础讲义 · 第 05 讲（下）｜CMOS 反相器：结构、特性与参数 学完这一讲，你能画出 CMOS 反相器、说清输入高/低时哪只管子导通，读懂电压传输特性和噪声容限，会用公式算 CMOS 电路的动态功耗。预计用时 100 分钟。

本讲地图#

• 结构：一只 P 沟道 MOS 管（在上，接电源）+ 一只 N 沟道 MOS 管（在下，接地），栅极连在一起当输入，漏极连在一起当输出。
• 工作原理：输入低 → PMOS 通、NMOS 断 → 输出高；输入高 → 反过来 → 输出低。两管"轮流导通"。
• 特性曲线：电压传输特性（AB、BC、CD 三段，阈值$V_{TH}\approx V_{DD}/2$⁠）、电流传输特性（只有转折区有电流）。
• 参数：噪声容限$V_{NH}$⁠、$V_{NL}$⁠；输入/输出特性；传输延迟$t_{PHL}$⁠、$t_{PLH}$⁠；功耗$P_D=(C_L+C_{PD})fV_{DD}^2$⁠；扇出。
• 华师怎么考：考纲"CMOS 门电路的工作原理"。最核心的是"给输入，判断每只管子通/断，得出输出"，以及知道各参数的含义；数值计算以噪声容限、功耗这类代公式的题为主。
• 教材对应：第 3 章 3.3.2～3.3.4 节（3.3.1 MOS 管开关特性已在第 05 讲上讲过）。

前置知识#

• MOS 管当开关："N 高通，P 低通"，$R_{ON}$小、$R_{OFF}$极大：见第 05 讲（上）。
• 互补开关电路的思想：见第 05 讲（上）第二节。
• 非逻辑$Y=\overline{A}$⁠：见第 02 讲（上）。

---

一、CMOS 反相器的结构#

1.1 大白话#

还记得第 05 讲（上）的"互补开关电路"吗？上面一个开关通电源、下面一个开关通地，两个开关永远一个合、一个断。CMOS 反相器就是把这两个开关换成两只 MOS 管：

• 上面那个开关用 PMOS（栅极低电平才导通）；
• 下面那个开关用 NMOS（栅极高电平才导通）。

它俩的栅极接在同一个输入上。同一个输入电压，对 PMOS 是"关"的信号，对 NMOS 就正好是"开"的信号——天生互补，像跷跷板的两头。

CMOS 是 Complementary MOS 的缩写，"Complementary"就是"互补"。

1.2 电路#

图 1：左边是 CMOS 反相器，右边是对应的等效开关电路；输入在 0 和 VDD 之间切换，绿色表示导通的管子（动画循环播放）

逐行拆解（每个引脚接哪儿）：

• $V_{DD}$⁠：MOS 电路的电源电压，读"V-D-D"。74HC 系列常用 5 V（允许 2～6 V）。
• $V_{GS(th)N}$⁠：NMOS 的开启电压（正值，比如 +1 V）；$V_{GS(th)P}$⁠：PMOS 的开启电压（负值，比如 −1 V）。
• 设计要求$V_{DD}>V_{GS(th)N}+|V_{GS(th)P}|$⁠，保证两只管子都能被充分打开。

有一个记图技巧：P 在上面挨着$V_{DD}$（P 对 Plus，正电源），N 在下面挨着地。考试画图时千万别画反。

---

二、工作原理：两管轮流导通#

关键是算出每只管子的栅源电压 $v_{GS}$（栅极电位减源极电位），再和开启电压比较。

2.1 输入低电平：$v_I=0$#

• $T_2$（NMOS）：源极接地，$v_{GS2}=v_I-0=0<V_{GS(th)N}$ → 截止；
• $T_1$（PMOS）：源极接$V_{DD}$⁠，$v_{GS1}=v_I-V_{DD}=-V_{DD}$⁠，比$V_{GS(th)P}$还负，$|v_{GS1}|=V_{DD}>|V_{GS(th)P}|$ → 导通，导通电阻很小（可小于 1 kΩ）。

输出端通过$T_1$的小电阻接到$V_{DD}$⁠，通过$T_2$的极大电阻（⁠$10^8\sim10^9\ \Omega$⁠）接到地，分压结果：$v_O=V_{OH}\approx V_{DD}$⁠，输出高电平。

2.2 输入高电平：$v_I=V_{DD}$#

• $T_2$⁠：$v_{GS2}=V_{DD}>V_{GS(th)N}$ → 导通；
• $T_1$⁠：$v_{GS1}=V_{DD}-V_{DD}=0$⁠，$|v_{GS1}|=0<|V_{GS(th)P}|$ → 截止。

输出通过$T_2$接地：$v_O=V_{OL}\approx0$⁠，输出低电平。

2.3 结论#

所以$Y=\overline{A}$⁠，这就是反相器（非门）。

最大的优点——静态功耗极小：不管输入是高还是低，总有一只管子截止，而截止电阻高达$10^8\sim10^9\ \Omega$⁠，从$V_{DD}$到地几乎没有电流。这是 CMOS 取代 TTL 成为主流的根本原因。

例题 1：CMOS 反相器$V_{DD}=5\ \text{V}$⁠，$V_{GS(th)N}=1\ \text{V}$⁠，$V_{GS(th)P}=-1\ \text{V}$⁠。分别判断$v_I=0.5\ \text{V}$⁠、$2.5\ \text{V}$⁠、$4.5\ \text{V}$时两管的通断。

解：

注意 2.5 V 时两只管子同时导通！这时从电源到地有一条通路，会有不小的电流流过。这就引出了下面的"转折区"。

⚠️ 易错点：

1. PMOS 的$v_{GS}$要用"栅极 − 源极"，源极接的是$V_{DD}$而不是地，所以$v_{GS1}=v_I-V_{DD}$⁠，是负数。
2. "PMOS 导通"的判断是$v_{GS1}$比开启电压更负（绝对值更大），不要写成$v_{GS1}>V_{GS(th)P}$⁠。

---

三、电压传输特性与电流传输特性#

3.1 大白话#

前面只看了输入"正好是 0"和"正好是$V_{DD}$"两种情况。如果把输入电压从 0 慢慢调到$V_{DD}$⁠，输出会怎样变化？把$v_O$随$v_I$变化画成曲线，就是电压传输特性。它像一个"翻跟头"的过程：输入在低处时输出稳稳是高，输入越过中间某个点时输出"啪"地翻到低。

3.2 曲线#

图 2：按平方律模型数值计算出的电压传输特性（蓝实线）和电流传输特性（橙虚线），红点沿曲线扫描（动画循环播放）

设两只管子参数对称：$V_{GS(th)N}=|V_{GS(th)P}|$⁠，导通电阻相同。曲线分三段：

AB 段（⁠$v_I<V_{GS(th)N}$⁠）：$T_2$截止、$T_1$导通，$v_O=V_{OH}\approx V_{DD}$⁠。

CD 段（⁠$v_I>V_{DD}-|V_{GS(th)P}|$⁠）：$T_1$截止、$T_2$导通，$v_O=V_{OL}\approx0$⁠。

BC 段（⁠$V_{GS(th)N}<v_I<V_{DD}-|V_{GS(th)P}|$⁠）：两管同时导通，输出由两管电阻分压决定，输出随输入急剧下降。参数对称时，$v_I=\frac12V_{DD}$时两管电阻相等，$v_O=\frac12V_{DD}$⁠，这就是转折区的中点。

阈值电压：转折区中点对应的输入电压叫阈值电压$V_{TH}$（threshold，读"V-T-H"）：

$$V_{TH}\approx\frac12V_{DD}$$

它的含义：输入高于$V_{TH}$就被当成高电平，低于$V_{TH}$就被当成低电平，$V_{TH}$是反相器"眼里"高低的分界线。

CMOS 反相器的转折区非常陡，阈值又正好在电源正中间，高、低两边的余量一样大——非常接近理想开关。

3.3 电流传输特性#

把流过两管的漏极电流$i_D$随$v_I$的变化画出来（图 2 橙色虚线）：

• AB 段：$T_2$截止，$i_D\approx0$⁠；
• CD 段：$T_1$截止，$i_D\approx0$⁠；
• BC 段：两管同时导通，有电流，且在$v_I=\frac12V_{DD}$附近最大。

实际意义：CMOS 电路不能长时间让输入停在转折区（比如输入悬空、输入信号变化太慢），否则一直有大电流，功耗大，甚至烧坏器件。

例题 2：$V_{DD}=10\ \text{V}$的对称 CMOS 反相器，阈值电压约多少？输入 4 V 时输出更接近高还是低？

解：$V_{TH}\approx\frac12\times10=5\ \text{V}$⁠。输入 4 V 低于 5 V，被当作低电平，输出更接近高电平（⁠$\approx V_{DD}$⁠）。（4 V 已经比较靠近阈值，实际输出会比 10 V 略低一些，但仍在高电平一侧。）

⚠️ 易错点：$V_{TH}$（阈值电压，反相器整体的翻转点）和$V_{GS(th)}$（单只 MOS 管的开启电压）是两回事，符号很像，别混。

---

四、输入端噪声容限#

4.1 大白话#

前一个门的输出，是后一个门的输入。导线上会混进干扰（噪声），把电平"抖"一下。噪声容限就是：在不让后一级判断出错的前提下，允许混进去的噪声电压最大是多少——相当于"安全余量"。

4.2 定义#

四个关键参数（都是手册给出的"保证值"）：

$$V_{NH}=V_{OH(min)}-V_{IH(min)}$$ $$V_{NL}=V_{IL(max)}-V_{OL(max)}$$

逐行拆解：

• $V_{NH}$（高电平噪声容限）：前级最差的"高"是$V_{OH(min)}$⁠，后级只要求到$V_{IH(min)}$⁠，两者之差就是向下的噪声最多能有多大；
• $V_{NL}$（低电平噪声容限）：前级最差的"低"是$V_{OL(max)}$⁠，后级允许到$V_{IL(max)}$⁠，差值就是向上的噪声最多能有多大。

记忆口诀："输出比输入更严"——输出端给的保证总比输入端要求的更"极端"，中间的余量就是噪声容限。

图 3：74HC04 在 VDD = 4.5 V 下的噪声容限

4.3 例题#

例题 3：74HC04（CMOS 六反相器）在$V_{DD}=4.5\ \text{V}$下的参数为$V_{OH(min)}=4.4\ \text{V}$⁠，$V_{OL(max)}=0.33\ \text{V}$⁠，$V_{IH(min)}=3.15\ \text{V}$⁠，$V_{IL(max)}=1.35\ \text{V}$（教材表 3.3.2）。求两个噪声容限。

解：

$$V_{NH}=4.4-3.15=1.25\ \text{V}$$ $$V_{NL}=1.35-0.33=1.02\ \text{V}$$

意思是：前级输出高电平时，叠加 1.25 V 以内的负向干扰，后级仍可靠认作高；输出低电平时，叠加 1.02 V 以内的正向干扰，后级仍可靠认作低。

例题 3′：74AHC04 在$V_{DD}=4.5\ \text{V}$下$V_{OH(min)}=4.4\ \text{V}$⁠，$V_{OL(max)}=0.44\ \text{V}$⁠，$V_{IH(min)}=3.15\ \text{V}$⁠，$V_{IL(max)}=1.35\ \text{V}$⁠。它的噪声容限和 74HC04 比哪个更小？

解：$V_{NH}=4.4-3.15=1.25\ \text{V}$（与 74HC04 相同）；$V_{NL}=1.35-0.44=0.91\ \text{V}$⁠，比 74HC04 的 1.02 V 小。原因是它的输出低电平最大值更高（0.44 V > 0.33 V）。整体抗干扰能力看两者中较小的那个，所以 74AHC04 的低电平一侧余量更紧。

经验结论：CMOS 电路的噪声容限大约是$30\%V_{DD}$⁠，$V_{DD}$越高，噪声容限越大。（例如$V_{DD}=15\ \text{V}$时约 4.5 V。）

⚠️ 易错点：

1. 公式里$V_{NH}$是"输出减输入"，$V_{NL}$是"输入减输出"，顺序相反——都要保证结果为正。
2. 题目给的是"最小值/最大值"，不要拿典型值（比如$V_{OH}\approx V_{DD}$⁠）去算。

---

五、静态输入特性和输出特性#

5.1 输入特性：几乎不取电流，但怕静电#

MOS 管栅极下面是一层极薄的二氧化硅绝缘层，耐压只有约 100 V，摸一下带静电的衣服就可能把它击穿。所以 CMOS 芯片的每个输入端都有输入保护电路：两只钳位二极管，一只接$V_{DD}$⁠，一只接地，再串一个电阻。

• 输入在$0\sim V_{DD}$正常范围内：保护二极管都不导通，输入端相当于一个很大的电阻（10 MΩ 以上）并一个约 5 pF 的小电容，输入电流$\approx0$；
• 输入超过$V_{DD}+0.7\ \text{V}$或低于$-0.7\ \text{V}$⁠：对应的二极管导通，把栅极电压钳住，保护栅极。

由此得出一条使用规则：CMOS 的多余输入端不能悬空。悬空时输入电流几乎为 0，电位"飘"着，很容易被干扰感应到转折区，既可能逻辑出错，又会让两管同时导通、电流增大。多余的输入端应按逻辑要求接$V_{DD}$或接地（或与有用输入并联）。

5.2 输出特性：带负载时电平会"让步"#

• 输出低电平时（⁠$T_2$导通）：负载电流$I_{OL}$从外面流进$T_2$⁠，在$T_2$的导通电阻上产生压降，所以 $I_{OL}$越大，$V_{OL}$越高；
• 输出高电平时（⁠$T_1$导通）：负载电流$I_{OH}$从$T_1$流出去，$|I_{OH}|$越大，$V_{OH}$越低（⁠$V_{OH}=V_{DD}-T_1$上的压降）。

$V_{DD}$越高，MOS 管$|v_{GS}|$越大，导通电阻越小，输出电平受负载影响越小。所以查手册上的$V_{OH}$⁠、$V_{OL}$时一定要看是在多大负载电流下测的。74HC 系列的输出电流最大值$|I_{OH(max)}|=I_{OL(max)}=4\ \text{mA}$⁠。

5.3 CMOS 芯片的正确使用（了解）#

教材 3.3.6 节专门讲了 CMOS 器件怎么用才不坏，考试偶尔以简答、判断形式出现，记住几条即可：

1. 防静电：储存运输用导电泡沫或金属屏蔽包装；拿取时不要摸引脚；烙铁、仪器、工作台要良好接地；插拔芯片前先关电源。
2. 多余输入端不悬空：与门、与非门的多余输入接$V_{DD}$（接 1 不影响"与"）；或门、或非门的多余输入接地（接 0 不影响"或"）；也可以和有用的输入端并联。
3. 限制输入电流：保护二极管只能过约 1 mA。输入端接低内阻信号源、接大电容或接长线时，要串一个保护电阻$R_P$限流（例如接长线时经验取$R_P=V_{DD}/1\ \text{mA}$⁠）。
4. 锁定效应（了解名称即可）：CMOS 内部寄生的晶体管结构在过压、过流时可能"自锁"导通，形成很大电流把芯片烧坏。上面几条措施同时也是在预防它。

例题 6：一个 3 输入 CMOS 与非门只用了两个输入 A、B，第三个输入怎么处理？如果是 3 输入或非门呢？

解：与非门$Y=\overline{ABC}$⁠，要让 C 不影响结果，C 应恒为 1：接$V_{DD}$（或与 A、B 之一并联），得$Y=\overline{AB}$⁠。或非门$Y=\overline{A+B+C}$⁠，C 应恒为 0：接地（或并联），得$Y=\overline{A+B}$⁠。无论哪种都不能悬空。

---

六、动态特性：延迟与功耗#

6.1 传输延迟时间#

大白话：输出端总挂着电容（下一级的输入电容、导线电容），电容像一个小水桶，要先灌满（充电）或放空（放电），输出电压才能变过去。所以输出总比输入慢一点。

• $t_{PHL}$⁠：输出由高变低的延迟（P-H-L：Propagation, High to Low）；
• $t_{PLH}$⁠：输出由低变高的延迟；
• 两者的平均叫平均传输延迟时间$t_{pd}$⁠。

CMOS 反相器的$t_{PHL}$⁠、$t_{PLH}$基本相等。负载电容越大、MOS 管导通电阻越大，延迟越长；提高$V_{DD}$能减小导通电阻、缩短延迟。数量级：74HC04 在$V_{DD}=5\ \text{V}$⁠、$C_L=50\ \text{pF}$时$t_{pd}$约 9 ns。

交流噪声容限：如果干扰是很窄的尖脉冲（宽度和延迟时间差不多），电容来不及充放电，输出来不及翻转。所以对窄脉冲的噪声容限（交流噪声容限）比前面的直流噪声容限大，脉冲越窄越大。

6.2 功耗#

CMOS 反相器的总功耗 = 静态功耗 + 动态功耗。

静态功耗$P_S$：输入不变时只有极小的漏电流（主要来自保护二极管和寄生二极管的反向电流），$P_S=I_{DD}V_{DD}$⁠，通常小到可以忽略。

动态功耗$P_D$：输入每翻转一次就要"花钱"，分两部分：

1. 负载电容充放电功耗$P_C$：输出由低变高时$V_{DD}$经$T_1$给$C_L$充电，由高变低时$C_L$经$T_2$放电，每个周期都要消耗能量：

$$P_C=C_LfV_{DD}^2$$

2. 瞬时导通功耗$P_T$：输入翻转经过转折区的瞬间，两管同时导通，有一股"穿透电流"：

$$P_T=C_{PD}fV_{DD}^2$$

其中$C_{PD}$叫功耗电容，是厂家给出的等效参数（不是真电容），74HC 系列约 20 pF。

合起来：

$$P_D=P_C+P_T=(C_L+C_{PD})fV_{DD}^2$$

逐行拆解：$f$是输入信号的重复频率。三个影响因素——电容越大、频率越高、电源越高，功耗越大；而且和$V_{DD}$的平方成正比，所以把电源从 5 V 降到 2.5 V，动态功耗变成原来的$1/4$⁠。这就是手机芯片拼命降电压的原因。

例题 4（教材例 3.3.1）：CMOS 反相器$V_{DD}=5\ \text{V}$⁠，静态电源电流$I_{DD}=1\ \mu\text{A}$⁠，负载电容$C_L=100\ \text{pF}$⁠，功耗电容$C_{PD}=20\ \text{pF}$⁠，输入近似理想矩形波，$f=100\ \text{kHz}$⁠。求总功耗。

解：

第 1 步，动态功耗：

$$P_D=(100+20)\times10^{-12}\times100\times10^3\times5^2\ \text{W}=0.3\ \text{mW}$$

第 2 步，静态功耗：

$$P_S=I_{DD}V_{DD}=10^{-6}\times5\ \text{W}=0.005\ \text{mW}$$

第 3 步，总功耗：$P_{TOT}=0.3+0.005=0.305\ \text{mW}$⁠。

可见静态功耗只占约 1.6%，工作频率较高时 CMOS 的功耗主要是动态功耗。

例题 5（自编）：同一类反相器改在$V_{DD}=3.3\ \text{V}$下工作，$C_L=15\ \text{pF}$⁠，$C_{PD}=20\ \text{pF}$⁠，$f=1\ \text{MHz}$⁠，求动态功耗。

解：$P_D=(15+20)\times10^{-12}\times10^6\times3.3^2\ \text{W}=35\times10^{-6}\times10.89\ \text{W}\approx0.381\ \text{mW}$⁠。

⚠️ 易错点：

1. 单位换算：pF 是$10^{-12}$ F，kHz 是$10^3$ Hz，MHz 是$10^6$ Hz。
2. $C_{PD}$只在输入信号上升、下降时间足够快时才有效；输入变化很慢时，两管同时导通的时间长，$P_T$会远大于公式值。
3. "CMOS 功耗低"指的是静态功耗低；频率很高时 CMOS 也很费电。

6.3 扇出#

扇出：一个门的输出端最多能接多少个同类门的输入端。

• 只看直流：CMOS 输入电流几乎为 0，输出电阻又小，接再多负载门电平也几乎不变，扇出可以非常大；
• 考虑动态：每个负载门都有约 5 pF 的输入电容，接得越多，总负载电容越大，充放电越慢。频率一定时，电容太大会使输出在规定时间内来不及升到$V_{IH(min)}$以上或降到$V_{IL(max)}$以下。

所以 CMOS 的扇出主要受负载电容和工作频率限制：低频（1 MHz 以下）时一般可达 50 以上，频率越高扇出越小。

---

速记卡#

---

自测练习#

1.（基础）画出 CMOS 反相器，标出$T_1$⁠、$T_2$的类型以及源极、漏极、栅极各接在哪里。

答案与提示

$T_1$为 P 沟道增强型：源极接$V_{DD}$⁠，漏极接输出，栅极接输入。$T_2$为 N 沟道增强型：源极接地，漏极接输出，栅极接输入。两栅极相连为$v_I$⁠，两漏极相连为$v_O$⁠。

2.（基础）$V_{DD}=5\ \text{V}$⁠，$V_{GS(th)N}=1\ \text{V}$⁠，$V_{GS(th)P}=-1\ \text{V}$⁠。$v_I=0$时求$v_{GS1}$⁠、$v_{GS2}$并判断两管状态和输出。

答案与提示

$v_{GS1}=0-5=-5\ \text{V}$⁠，比 −1 V 更负，$T_1$导通；$v_{GS2}=0<1\ \text{V}$⁠，$T_2$截止。输出$\approx5\ \text{V}$⁠，高电平。

3.（概念）为什么说 CMOS 反相器的输入端不能长期处于$V_{DD}/2$附近？

答案与提示

$V_{DD}/2$处于电压传输特性的转折区（BC 段），$T_1$⁠、$T_2$同时导通，电流传输特性在此处电流最大，长期如此功耗大、可能损坏器件；同时输出处于高低之间，逻辑不确定。这也是"CMOS 输入端不能悬空"的原因之一。

4.（计算）某 CMOS 门$V_{OH(min)}=4.9\ \text{V}$⁠，$V_{OL(max)}=0.1\ \text{V}$⁠，$V_{IH(min)}=3.5\ \text{V}$⁠，$V_{IL(max)}=1.5\ \text{V}$⁠。求$V_{NH}$⁠、$V_{NL}$⁠。

答案与提示

$V_{NH}=4.9-3.5=1.4\ \text{V}$⁠，$V_{NL}=1.5-0.1=1.4\ \text{V}$⁠。

5.（计算）例题 4 中其他条件不变，把输入频率提高到 1 MHz，总功耗是多少？静态功耗还占多大比例？

答案与提示

$P_D=120\times10^{-12}\times10^6\times25\ \text{W}=3\ \text{mW}$⁠，$P_S=0.005\ \text{mW}$⁠，$P_{TOT}=3.005\ \text{mW}$⁠。静态功耗只占约 0.17%，可忽略。频率提高 10 倍，动态功耗也提高 10 倍。

6.（计算）只考虑负载电容充放电功耗：$C_L=50\ \text{pF}$⁠，$f=10\ \text{MHz}$⁠，$V_{DD}=5\ \text{V}$⁠，$P_C$是多少？若$V_{DD}$降为 2.5 V 呢？

答案与提示

$P_C=50\times10^{-12}\times10^7\times25\ \text{W}=12.5\ \text{mW}$⁠。$V_{DD}$减半，功耗变为$1/4$⁠，即 3.125 mW。

7.（华师风格·简答）简述 CMOS 反相器的工作原理，并说明它静态功耗极低的原因；再说明它的动态功耗由哪两部分组成、与哪些因素有关。

答案与提示

要点：① 结构（PMOS 上、NMOS 下，栅极连为输入、漏极连为输出）；② 输入低时 PMOS 通 NMOS 断，输出高；输入高时 PMOS 断 NMOS 通，输出低，$Y=\overline A$⁠；③ 静态下总有一管截止，截止电阻极高，电源到地几乎无电流，故静态功耗极低；④ 动态功耗 = 负载电容充放电功耗$C_LfV_{DD}^2$ + 两管瞬时同时导通的功耗$C_{PD}fV_{DD}^2$⁠，与负载电容、功耗电容、工作频率成正比，与电源电压平方成正比。

---

下一讲预告#

第 06 讲把"一上一下两只管子"扩展成"上并下串""上串下并"，得到 CMOS 与非门、或非门，再认识 OD 门、三态门和传输门这几种"特殊输出"的门电路。

👉 点击进入下一讲：第06讲｜CMOS 门电路：与非/或非门、OD 门、三态门、传输门